Auteur
Ingénieur Polytech Marseille
Sous la direction de
- Alain Bravaix
Co-direction
- Lorena ANGHEL
(HDR INPG-PHELMA)
Soutenue le
07/07/2017
Résumé
Ce travail de recherche est développé sur quatre chapitres dont le sujet principal porte sur les performances et la fiabilité des dernières générations CMOS soumises aux mécanismes de dégradation BTI (Bias Temperature Instability) et par injections de porteurs chauds (HCI) dans les dernières technologies 28nm et 14nm FDSOI. Dans le chapitre I, nous nous intéressons à l’évolution de l’architecture du transistor qui a permis le passage des nœuds Low-Power 130-40nm sur substrat silicium à la technologie FDSOI (28nm et 14nm). Dans le chapitre II, les mécanismes de dégradation BTI et HCI des technologies 28nm et 14nm FDSOI sont étudiés et comparés avec les modèles standards utilisés. L’impact des effets de design physique (Layout) sur les paramètres électriques et la fiabilité du transistor sont traités dans le chapitre III en modélisant les contraintes induites par l’introduction du SiGe. Enfin le vieillissement et la dégradation des performances en fréquence ont été étudiés dans des circuits élémentaires de type oscillateurs en anneau (ROs), ce qui fait l’objet du chapitre IV. Une nouvelle méthode de compensation de la dégradation dans les transistors FDSOI a été proposée à l’aide de la polarisation face arrière (VB) pour améliorer la durée de vie des transistors du circuit afin d’améliorer fortement le compromis performances-fiabilité des circuits digitaux de longueurs nanométriques.