L'équipe R&D

Alain BRAVAIX

Enseignant-chercheur, Activité Micro & Nanotechnologies

Campus : Toulon

+ 33 6 18 07 37 58 / + 33 6 07 72 96 11

alain.bravaix@yncrea.fr

h-index : 22
Research Gate Paper Read > 42000
Researcher ID : AAG-1883-2019
N° ORCID : 0002-2308-3537

Un circuit zéro défaut pourrait fonctionner indéfiniment dès lors qu’un bon compromis de performance, de consommation et de fiabilité aura été établi dans le flot de conception

Cœur de métier

Aujourd’hui il est fait un usage régulier des circuits intégrés et le terme de « nanoélectronique » vient se substituer à celui de « microélectronique ». Un circuit est composé de quatre à cinq milliards de transistors élémentaires, dotés d’un agencement, d’une architecture et d’un routage spécifiques. L’ISEN adapte ses programmes aux expertises requises pour maîtriser ces technologies. Aux disciplines fondamentales telles les mathématiques, la physique et la chimie, s’ajoutent des enseignements plus spécifiques dédiés à la physique des matériaux et à la conception des circuits intégrés, des circuits de plus en plus autonomes, qui doivent répondre aux impératifs de robustesse, de fiabilité et de performances en termes de consommation énergétique et de fréquence. Alain Bravaix souligne l’importance d’apporter aux élèves ingénieurs l’ensemble des outils nécessaires à la conception et aux tests de ces systèmes intelligents, présents dans tous les produits numériques utilisés au quotidien.

Prospective

La tendance est à la course à la miniaturisation des circuits intégrés et à l’augmentation de la puissance des processeurs. Les circuits deviennent de plus en plus intelligents et de plus en plus autonomes. Le circuit idéal serait un circuit à zéro défaut. Lorsqu’elle est intégrée au circuit, l’intelligence artificielle permet au circuit d’apprendre et de s’adapter, grâce à des algorithmes spécifiques. Il est alors en mesure de tenir compte de l’environnement et de l’usage qui est fait du produit pour en maximiser la durée de vie malgré des contraintes environnementales fortes. Face à la complexité croissante des circuits intégrés, à la multitude des paramètres qui sont en jeu, il importe d’envisager toutes les interactions possibles pour anticiper et compenser les pertes de performances et d’éviter toute défaillance.

360°

Alain évolue dans l’environnement très compétitif que constitue celui de la fiabilité des circuits intégrés, à l’échelle nationale et au niveau international. Une multitude de produits numériques inondent désormais les marchés, en particulier ceux du transport, de la communication, de la sécurité et de la défense. Par exemple, dans le secteur de l’automobile, le coût de l’électronique est passée à 40% du prix du véhicule. Alain accompagne les étudiants dans le cadre de leurs stages techniques en milieu industriel, facilite leur accès au monde du numérique et les encourage à mettre en œuvre la démarche d’innovation impulsée par l’école. Alain Bravaix mène également une activité de recherche sur des projets industriels et encadre des étudiants en thèse depuis 2002.

À propos de moi

Enseignant à l’ISEN-Toulon depuis 1994 (PhD 1991, HDR 2007, senior IEEE 2012) en Microélectronique et Physique des dispositifs en cycle Ingénieur et aux masters de la région. Ma recherche s’est développée conjointement à mes enseignements dans l’intégration des technologies numériques, en amenant les étudiants vers la formation doctorale, car c’est un moyen pour se rendre indispensable à l’innovation pour ces industries de secteurs très compétitifs, en liant le fondamental aux applications, qui sont devenues des enjeux majeurs du développement des nouvelles technologies à base de processeurs (IoT, automotive, energy-efficient SoC).

Domaines d'expertise

  • Fabrication de circuits intégrés
  • Fiabilité des dispositifs
  • Physique des matériaux et circuits digitaux
  • Expert dans le compromis performance et fiabilité des circuits CMOS (Si Bulk, FDSOI et FinFET, GAA) en termes de vieillissements progressifs (usure) avec la variabilité process la tension et la température (PVT) pour des profils de mission à fortes contraintes.

Activités de recherche et développement

  • En 1994-95 j’ai débuté avec un contrat Européen (JESSI AE 82) pour BULL S.A. sur l’optimisation AC-DC des nœuds CMOS à forte intégration.
  • De 1995 à 2014, j’ai enchainé des contrats annuels de recherche directs avec le laboratoire de R&D de ST Crolles conjointement à des projets régionaux de type CREMSI (1999-00).
  • En 2010-11 j’ai travaillé sur un projet régional NEXSAFE en collaboration avec les sociétés Nexess et ID3 sur la fiabilité de circuits digitaux dédiés à la surveillance RFID sous irradiations fortes (source gamma).
  • En 2014-2018 J’ai travaillé sur le projet nano 2017 sur la transition technologique du silicium bulk (C40) à l’empilement de grille de type métal/High-K/SiON (sur C28), puis au passage à la technologie FDSOI (FD28) pour les applications basse consommation et haute performance.
  • Dans la même période (2014-2018), j’ai travaillé sur un projet Européen RESIST (CATRENE) à la mise au point des premiers circuits digitaux auto-adaptatifs pour les cœurs haute performance qui combinent le suivi temps-réel de circuits (moniteurs in-situ + capteurs thermiques) pour adapter (boucles ART de « deep learning » en contrôle dynamique) suivant la variabilité intrinsèque des technologies nanométriques, les niveaux de performances et de vieillissement des circuits en fonction de l’activité, température et de la charge des circuits.
  • Mes activités de recherche ont consisté depuis 2002 à encadrer 15 doctorants (Ingénieurs INPG 33%, ISEN 26%, Master MINELEC 20% et autres 6.6%) diplômés entre 2005 et 2018.
    J’encadre actuellement 3 doctorants dans le cadre de projet R&D avec ST Crolles et ST Rousset.

Liens

i

Publications

Bilan en chiffre (1990 – 2021)

  • Nombre de publications : 206
  • Journaux : 60
  • Conéferences : 94
  • Papiers invités et Tutorials : 14
  • Awards&Best papers : 9
  • Livres&Chapitre : 3
  • Communications: 26
  • Thèses soutenues : 15
  • Thèses en cours: 3
  • Rapports de thèse : 25
  • Rapport de HDR : 2

Période 2018 – 2021 (Mai)

1. Publications in journals with reviews (2)

[1.] Li S., Bravaix A., Kussener E., Ney D., Federspiel X., Cacho F.,  » Hot-Carrier Degradation in P- and N- Channel EDMOS for Smart Power Application », Microelectronics Reliab., Vol. 114, p. 113811-6, 2020.
Doi : /10.1016/j.microrel.2020.113811

[2.] Tidjani Garba-Seybou, Federspiel X., A. Bravaix, Cacho F.,  » Modeling HCD interaction between On and Off modes for 28nm FDSOI used for AC RF applications », to be published in Microelectronics Reliab., Vol. 124, p. xxxxx1-6, 2021.
Doi :

2. International conferences (8)

[3.] Huard V., Mhira S., Barclais A., Lecocq X., Raugi F., Cantournet M., Bravaix A., « Managing electrical reliability in consumer systems for improved energy efficiency « , in IEEE International Reliability Physics Symposium, (IRPS), 3C.1-1 3C.1-7, 2018.
Doi: 10.1109/IRPS.2018.8353561

[4.] Mhira S., Huard V., Arora D., Flatresse P., Bravaix A., « Resilient Automotive Products through Process, Temperature and Aging Compensation Schemes », in IEEE International Reliability Physics Symposium, (IRPS), 3D.1-1, 3D.1-7, 2018.
Doi: 10.1109/IRPS.2018.8353568

[5.] Huard V., Ndiaye C., Arabi M., Parihar N., Federspiel X., Mhira S., Mahapatra S., Bravaix A., « Key Parameters Driving Transistor Degradation in Advanced Strained SiGe Channels », in IEEE International Reliability Physics Symposium, (IRPS), P-TX.4-1, P-TX.4-6, 2018.
Doi: 10.1109/IRPS.2018.8353699

[6.] Diouf C., Guitard N., Rafik M., Federspiel X., Bravaix A., Martinez J. J., Muller D., Roy D., « Process optimization for HCI improvement in I/O analog devices », in IEEE International Reliability Physics Symposium, (IRPS), 3B.1-1, 3B.1-6, 2019.
Doi: 10.1109/IRPS.2019.8720544

[7.] Bravaix A., Kussener E., Ney D., Federspiel X., Cacho F., « Hot-Carrier induced Breakdown events from Off to On mode in NEDMOS », in IEEE International Reliability Physics Symposium, (IRPS), 3A4-1, 3A4-6, 2020.
Doi: 10.1109/IRPS45951.2020.9129214

[8.] Bravaix A., Li S., Kussener E., Ney D., Federspiel X., Cacho F.,  » Hot-Carrier Degradation in P- and N- Channel EDMOS for Smart Power Application », 31th European Symposium Reliability on Electron Devices, Failure Physics and Analysis (ESREF) Conf., pp. 1-6, 2020.
https://doi.org/10.1016/j.microrel.2020.113811

[9.] Garba Seybou T., Federspiel X., Bravaix A., Cacho F.,  » Analysis of the interactions of HCD under “On” and “Off” state modes for 28nm FDSOI AC RF modelling », in IEEE International Reliability Physics Symposium, (IRPS), P31-1-6, 2021.
Doi: 10.1109/IRPS46558.2021.9405214

[10.] Garba-Seybou T., Federspiel X., A. Bravaix, Cacho F.,  » Modeling HCD interaction between On and Off modes for 28nm FDSOI used for AC RF applications », 32th European Symposium Reliability on Electron Devices, to be published in Failure Physics and Analysis (ESREF) Conf., pp. xxx 1-6, 2021.

Rapporteur de thèse (2)

Laurent A. » Etude des mécanismes physiques de fiabilité sur transistors 3D Trigate/Nanofils », INPG – Phelma, INPG-Minatec, Soutenue le 05-04-2018.

Sivadasan « Conception et Simulation des Circuits Numériques en 28nm FDSOI pour la Haute Fiabilité », INPG – TIMA, soutenue le 29 Juin 2018.

Rapporteur de HDR (1)

Trémouilles D. « Impulsions électriques de forte puissance, de la nanoseconde à la micro seconde, du Watt au kilowatt (ns – µs , W – kW), LAAS Toulouse, soutenue le 26 Mars 2019

Séminaires Externes

2019 (2)
Bravaix A.
« Reliability of CMOS circuits: from materials to high reliability systems under strong environmental constraints »
Présentation de mes activités de recherche (25 années), Dolphin Intégration, 17 Juillet 2019.

Bravaix A., Kussener E
« HC Analysis in H9A NEDMOS »
1er Jalon semestriel projet IPCEI – nano 2022 – ST Crolles, pp. 1 -34, 18 Juillet 2019.

2020 (1)
Bravaix A., Li S.,
« HC Analysis in P-channel and N-channel NEDMOS for Smart Power Application »
2nd Jalon semestriel projet IPCEI – nano 2022 – ST Crolles, pp. 1 -39, 8 Juillet 2020.

Activités d'enseignement

J’ai débuté l’enseignement en 1992 faisant de l’Electronique (N4 ISEN-Lille) et TP (N2 HEI-Lille).
Je suis arrivé à l’ISEN Toulon (Septembre 1994) en faisant :

  • Electronique numérique (cours et TD)
  • TD de physique du solide au semi-conducteur
  • Cours et TD sur la physique des dispositifs (N4)
  • TP (N3) (2004)
  • TD de physique (2009, 2010)
  • Encadrements de projets M1 et PFE.

Participation aux cours-TD de Masters :

  • M2 MINELEC, Université d’Aix-Marseille Université (AMU), 2001-2014
  • ST Université Singapour, 2003
  • ST Université Fuveau, Aix en Provence 2005-2010
  • M2-CMP Gardanne, Aix en Provence, 2007-2009
  • M2-Namysis, Toulon, 2002-2004.
p

Autres informations

Pianiste de Jazz et sportif (Karaté et Full contact)